Компьютерные науки и телекоммуникации 2012 | No.2(34) [2012.06.30]  LOW POWER VLSI ARCHITECTURE FOR A VITERBI DECODER USING ASYNCHRONOUS PRECHARGE HALF BUFFER DUAL RAIL TECHNIQUES (Язык: Английский) 3-16 Просмотреть статью (PDF) или 1

Интернет Академия 2001-2024